이득

이득(利得)은 전자 공학에서 증폭기와 같은 전기 회로신호출력을 증폭하는 비율이다. 대개의 경우 전기 회로의 입력 신호 대비 출력 신호의 비의 로그 값으로 나타낸다.

이득은 전기 신호의 증폭 뿐 아니라 전압, 전류, 전력 등의 증폭에도 적용된다. 또한, 이득은 센서의 측정 방식에 따라 다른 값이 될 수도 있다. 이 때문에 이득을 표기할 때에는 보통 측정 조건을 함께 명시한다.

En otros idiomas